简介：摘要：作为一种锁相技术，DLL具有出色的稳定性、极低的抖动和极快的锁定速度等特点。如今，在锁相环的设计中，越来越多的关注点放在了提升其高频率、高性能、低抖动和低功耗上。通过使用DLL来构建时钟产生器，不仅能够对输入输出信号实施相位等分，同时，采用倍频技术，还可以实现更高的精度输出，从而满足芯片的多种时钟功能要求。

简介：

简介：设计了一套可自动根据物体飞行速度触发Ｘ光机的智能延迟触发产生器,该产生器采用全数字电路工作,可保证Ｘ光机触发时刻的准确

简介：阐述DTMF信令产生的基本原理,提出使用SPCE06l芯片的D/A端口和使用I/O端口模拟D/A产生DTMF信号的两种实现方案,并通过实验和仿真对两种实现方案进行对比分析.实验证明,由于D/A精度较高,采用D/A输出的DTMF信号质量比使用I/O电阻网络的DTMF质量好;但在采样频率足够高的情况下,使用I/O电阻网络仍然可以满足电信标准要求.

简介：目前我国大部分油罐顶部安装了固定式的空气泡沫产生器，作为其重要的消防设施。国标GBT74-84《石油库设计规范》第9．1．2条规定：“空气泡沫能够扑灭各种油品、油罐及桶装油品场地的火灾。用低倍数空气泡沫灭火，器材简单、操作方便，能较快地组织油罐火灾的扑救工作……”。通过查阅国内油罐事故的部分记录，特别是1989年8月12日黄岛油库5#油

简介：

简介：采用四通道DDS芯片及FPGA器件，设计了多种参数均可自由设置的双通道信号产生器。阐述了信号产生器的主要组成及工作原理，给出了FPGA实现后的VHDL原理框图及具体应用实例，解决了现有设备检修检测手段不足的问题。

简介：首先介绍了DDS（直接数字频率合成）的工作原理，描述了DDS芯片AD9852的性能和结构特点，给出了以AD9852芯片和单片机为核心的高精度信号发生器的硬件设计方案，最后通过上位机软件进行软件编程，以此来控制DDS信号发生器的工作模式和输出频率值。实验结果表明，此信号发生器使用方便、结构简单、性能稳定可靠。

简介：讨论了适合于雷达波形形成的DDS基本结构,提出了用于宽带波形产生幅度补偿的反sinc滤波器特性,介绍了基于DDS的通用波形产生方法并进行了性能分析,最后给出了实验结果.得到的波形质量说明:DDS完全可应用于实际雷达系统.

简介：详细介绍了SA866的性能和设计使用方法，以及以它为核心研制的通用变频器。

简介：－本文提出一种用于挠性陀螺仪脉冲调宽再平衡回路的大力矩电流产生器的设计方案并付之实施。该力矩电流产生器由恒流源和Ｈ型电流开关组成。我们用集成稳压器设计了一个大电流恒流源。这一新颖的设计思想使恒流源的精度较容易达到１０￣（－４）数量级，从而满足了捷联式惯性测量系统的总体要求。由于采用了ＭＯＳ功率场效应管作为Ｈ型电流开关电路的开关元件，它具有极小的由栅级驱动电流引起的标度因数和偏置电流误差，所以使本设计具有较高的实际工程应用价值。

简介：STP作为2006年的重要技术革新，能很好地解决目前商业用户的困惑；增加现有商业用户进行同城灾难备份的距离；有效保障商业用户的业务连续性计划。笔者撰写此文是希望文中所提到的信息，对有类似需求的广大同行有所帮助。

简介：摘要：选取其中的一个传热单元作为计算区域，采用块区域划分网格的方式对其进行网格划分，采用数值计算的方法对错位环置三角形曲面涡产生器翅片通道内的性能进行分析，其中包括错位环置三角形曲面涡产生器翅片通道内二次流特性及其与传热特性的关系。并采用无量纲参数Se量化通道内的二次流强度，分析了管前三角形曲面涡产生器的周向位置参数β1及径向位置参数DVG1对其二次流特性和传热性能的影响。

简介：安森美半导体（ONSemiconductor，美国纳斯达克上市代号：ONNN）凭借其在前沿、高精度、差分定时器件设计领域30多年的经验，推出NB4NS07A——全集成锁相环（PLL）集成电路（IC）系列中的首个器件，该系列专为替代昂贵的晶振而设计，以在各种消费和网络应用中产生时钟。

简介：摘要电能表计量在当前电力工作中作用突出，其时钟是否准确,直接影响着费率的结算，关系供电双方的利益。文章对电能表时钟偏差问题进行了分析,简单介绍了产生时钟偏差的原因,并重点探索了有效的电能表时钟偏差处理措施，以更好的提高电能表时钟的准确性。

简介：中国人能在猫眼里看到时辰。有一天，一个传教士在南京城外闲步着，发现自己忘记带表，于是他问一个小孩子那时是什么时候。

简介：今天早晨笑笑离开家去上学时,家里的时钟是7时55分.笑笑以最快的速度跑到学校.到学校时,她见校门口的时钟是8时10分.因数学作业忘在了家里,于是她立刻又以同样的速度跑回家,到家时,家里的时钟是8时15分.

简介：设计了一种用于高速流水线ADC的多相时钟产生电路。通过采用一种高灵敏度差分时钟输入结构和时钟接收电路,降低了输入时钟的抖动。该多相时钟产生电路已成功应用于一种12位250MSPS流水线ADC,电路采用0.18μm1P5M1.8VCMOS工艺实现,面积为2.5mm^2。测试结果表明,该ADC在全速采样条件下对20MHz输入信号的信噪比（SNR）为69.92dB,无杂散动态范围（SFDR）为81.17dB,积分非线性误差（INL）为-0.4-＋0.65LSB,微分非线性误差（DNL）为-0.2-＋0.15LSB,功耗为320mW。

简介：摘要智能表是现代智能技术发展的结果，作为智能电网的重要组成部分，发挥着对整个电力系统电量计量的作用，是电力企业抄核收工作的重要依据，智能表的计量精准度会直接影响抄核收工作，其中时钟偏差属于较为严重的故障问题，会带来极大的负面影响。明确时钟偏差产生的原因以及影响因素是十分必要的。

简介：