学科分类
/ 1
5 个结果
  • 简介:日前,无生产线(fabless)设计公司AzulSystem借助CadenceEncounter数字IC平台及其RTLComplier成功地实现了兼具高密度及高速度的设计。借助Encounter流程,Azul将时序收敛、能源管理、信号完整性以及可制造性设计上的风险减至最低。为了实现顶极的硅质量(QoS),Azul使用了Encounter平台的领先技术,

  • 标签: 芯片设计 可制造性设计 时序收敛 信号完整性 IC RTL
  • 简介:一、引言设计团队不断地在寻求各种办法来保持他的竞争优势,并提高其获利能力.为了成功地推出一代一代的新产品,寻求能够获得更快的上市时间、更低的成本和更高的性能的各种解决方案的努力永远不会终止.

  • 标签: FPGA ASIC 设计效率 成本 平台 收益